

# EUROPEAN PATENT OFFICE

## Patent Abstracts of Japan

PUBLICATION NUMBER : 56147205  
PUBLICATION DATE : 16-11-81


\*APPLICATION DATE : 15-04-80  
APPLICATION NUMBER : 55049727

APPLICANT : MITSUBISHI ELECTRIC CORP;

INVENTOR : HIROTA MASAHIRO;

INT.CL. : G05B 23/02

TITLE : SOFTWARE AUTOMATIC TESTING  
SYSTEM OF PROGRAMMABLE  
CONTROLLER



ABSTRACT : PURPOSE: To shorten the test time and simplify simulation of the abnormal operation, by providing an automatic testing device which gives simulation input signals to the device to be tested successively according to the operation plan.

CONSTITUTION: Input information indicating the order of programmable controller PGC14 corresponding to the mechanical operation is generated from operation plan 1 and is input to computer 5. Computer 5 arranges input conditions, which are designated by information 15, from source PG4 in accordance with the order by processing program PG16 to generate pattern table 17 and stores this pattern table 17 in memory 19 of automatic testing device 23. CPU20 takes out automatically a pertinent output pattern from memory 19 and generates the image of the simulation input signal and transfers it to memory 24 and transfers it to memory 25 of PGC14. PGC14 executes the processing of the input signal according to the PG of memory 8 and sends the output to device 23. Device 23 compares the number of the output signal with the stored number; and if they coincide with each other, device 23 continues the next operation; and if not, the operation is stopped, and the malfunction is simulated by switch 30 of operation box 27 to perform the test.

COPYRIGHT: (C)1981,JPO&Japio

BEST AVAILABLE COPY

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭56-147205

⑪ Int. Cl.<sup>3</sup>  
G 05 B 23/02

識別記号

庁内整理番号  
7623-5H

⑬ 公開 昭和56年(1981)11月16日

発明の数 1

審査請求 未請求

(全 4 頁)

⑭ プログラマブルコントローラのソフトウェア  
自動試験方式

⑯ 特 願 昭55-49727

⑰ 出 願 昭55(1980)4月15日

⑱ 発 明 者 横山 勲

神戸市兵庫区和田崎町1丁目1  
番2号三菱電機株式会社制御製  
作所内

⑲ 発 明 者 石名 哲明

神戸市兵庫区和田崎町1丁目1  
番2号三菱電機株式会社制御製  
作所内

⑳ 発 明 者 前原 千秋

神戸市兵庫区和田崎町1丁目1  
番2号三菱電機株式会社制御製  
作所内

㉑ 発 明 者 広田 正博

神戸市兵庫区和田崎町1丁目1  
番2号三菱電機株式会社制御製  
作所内

㉒ 出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2  
番3号

㉓ 代 理 人 弁理士 葛野 信一 外1名

明 細 書

1. 発明の名称

プログラマブルコントローラのソフトウェア自  
動試験方式

2. 特許請求の範囲

プログラマブルコントローラに記憶されたプロ  
グラムが運転方案どおりに作成されているかど  
うかを試験するプログラマブルコントローラのソ  
フトウェア自動試験方式において、運転方案により  
プログラマブルコントローラから順次出力される  
べき信号の出力番号と順番からなる入力情報を得  
、上記プログラマブルコントローラのソースプロ  
グラムからこれらの入力情報に対応する入力条件  
を上記運転方案で指定される順番に上記出力番号  
と合せて並べたパターンテーブルを作成しさらに  
上記パターンテーブルからプログラマブルコント  
ローラの模擬入力信号を作成し、プログラマブル  
コントローラに供給して記憶されているプログラ  
ムに従って処理を実行させて、プログラマブルコ  
ントローラの出力信号を得、上記パターンテーブ

ルの出力番号と比較するようにしたことを特徴と  
するプログラマブルコントローラのソフトウェア  
自動試験方式。

3. 発明の詳細な説明

この発明はプログラマブルコントローラの S /  
W デバッグ試験の自動化に関するものである。

従来、この種の試験システムとして第1図に示  
すものがあつた。図において(1)は運転方案、(2)は  
この運転方案を基にして作成したプログラム(コ  
ーディング)、(3)はこのプログラムを機械語に変  
換するアセンブラプログラム、(4)はこのアセン  
ブラプログラムにより変換された機械語プログラム  
(ソースプログラム)、(5)は上記プログラム変換  
を行う計算機、(6)はこの計算機によつて出力され  
た機械語プログラム(例えば磁気テープに記憶さ  
れて出力される。)(7)はこの機械語プログラムを  
搬送するプログラマブルコントローラ(8)に輸入す  
るための装置、(8)はプログラムメモリ部、(9)はロ  
ード部、(10)は入力部、(11)はこの入力部に取付けら  
れた模擬入力スイッチ、(12)は出力部、(13)はこの出

(1)

(2)

力部に設けられた出力モニタ用表示器、04は試験の対象となるプログラマブルコントローラである。

次にプログラマブルコントローラ04の機能について説明する。プログラマブルコントローラ04は各プラントに設けてある位置検出器などのセンサ一類からの信号を入力部00から入力し、そのプラント独自の運転状態を記述したプログラムメモリ部08のプログラムに従った出力信号を出力部02から出力して、電動機などのプラント駆動部を制御し、プラント全体の動きを監視制御するものである。

プログラマブルコントローラ04の機能は上記の通りであるが、従来この装置のB/Wデバッグ試験(すなわち、機械語プログラム06で得られたプログラムが、運転方案(1)通りに作成されているか、否かの試験)は次の様に行っていた。

試験者が運転方案(1)に記述されている機械の動きを想定し、その機械動作に必要な入力信号を模擬入力スイッチ01を操作することによりプログラマブルコントローラ04に与え、そのときの出力信

(3)

号を出力モニタ用表示器03で確認し、機械語プログラム06が運転方案(1)通りに出来ているかどうかの検証を行っていた。  
試験では、  
しかしながら、従来の試験者が手で入力部00の模擬入力スイッチ01を操作するため、非常に試験時間がかかり、繰返し試験をするのに手間がかかる。またこの試験では、複数の機械が制御される場合、入力情報を与えるタイミングが難しく、操作タイミングのずれによつてトラブルが生じる欠点がある。さらにセンサ一類の誤動作などによる異常動作信号を真タイミングで模擬することが困難であるという欠点があった。

この発明は上記のような従来の試験方式の欠点を除去するためになされたものであり、運転方案に従つて模擬入力信号を順々に被試験装置に与える自動試験装置を設けることにより、試験時間の短縮、操作タイミングのずれによるトラブルの除去、異常動作模擬の簡略化を目的としている。

以下、この発明の一実施例を図について説明する。第2図において、(1)~04は従来のものと全く

以下、この発明の一実施例を図について説明する。第2図において、(1)~04は従来のものと全く

以下、この発明の一実施例を図について説明する。第2図において、(1)~04は従来のものと全く

(4)

同じものである。09は運転方案(1)から作成するもので、機械動作に対応したプログラマブルコントローラ出力信号の番号と、それが出力される順番を示す計算機入力情報である。08はこの入力情報をもとにしてプログラマブルコントローラ04に出力信号を出力するために必要な全ての入力条件(以下パターンと称す。)を、そのプラント独自のプログラム(4)の中から探し出し、出力信号の番号と共に出力する計算機処理プログラム、07はこの計算機処理プログラムから出力された情報であり、パターンテーブルと称す。06は例えば磁気テープの形で出力されたパターンテーブルを自動試験装置に入力するための装置、05はパターンテーブル06およびその処理プログラムを格納するメモリ部、04はCPU部、03は入力部、02は出力部、01は自動試験装置、00、04は入力信号および出力信号のイメージを記憶するメモリ部、04は信号伝送バス、07は異常動作時の模擬入力信号作成および被試験装置の出力の状態変化を表示する装置であり、イレギュラ操作箱と称す。04はこの出力状

(5)

態の変化を表示するランプ、04はセンサ一類の誤動作を模擬するときのためのもので入力信号の番号を指定するアドレススイッチ、(30)はこのとき模擬入力信号を与えるスイッチである。

次に本自動試験システムについて説明する。従来の試験方法はまとめると下記の手順に従つて行われている。

1. 試験者が運転方案をもとにして、実際の機械動作を想定する。

2. その機械を動作させるのに必要な入力信号を、模擬入力スイッチを操作することにより、プログラマブルコントローラに与える。

3. このとき出力される信号が、想像していたものと一致するかどうかを出力モニタ表示器により確認する。

4. センサ一類の誤動作を模擬し、上記手順に従つて異常動作を試験する。

本自動試験システムは上記2.3.の手順を自動化したものである。まず、自動試験を開始する前に、出力信号の番号とそれを出力するために必要な入

(6)

力条件を運転方案で指定される順に並べたパターンテーブル07を作成する。このパターンテーブル作成は、対象とするプログラマブルコントローラ04のソースプログラム(4)を格納している計算機(5)によつて行われる。すなわち実際の機械動作に対応するプログラマブルコントローラの出力の順番を示す入力情報09を運転方案(1)から作成し、これを計算機(5)に入力する。計算機(5)は処理プログラム08により、ソースプログラム(4)の中から入力情報09で指定される出力に必要な入力条件(パターン)を順次得出し、出力の番号と合せてパターンテーブル07として出力する。このようにして得られたパターンテーブル07を入力装置08を介して、自動試験装置04のメモリ部09に格納する。自動試験装置04内ではcpu部が処理プログラムに従つてメモリ部09から該当する出力に対するパターンを自動的にとり出して処理し上記2項で示した模擬入力信号のイメージを作成し、それをメモリ部09へ移す。この模擬入力信号のイメージは信号伝送バス04を経て、被試験装置04のメモリ部

04へ転送される。(上記2項と等価)

被試験装置04内では、cpu(9)が割り込みを受け、メモリ部(8)に格納されているプログラムに従つて、この入力信号の処理を行う。この結果の出力信号のイメージはメモリ部04から信号伝送バス04を経て、自動試験装置04へ送られる。自動試験装置04では、この出力信号の番号を前もつて記憶されている番号と比較する。(上記3項と等価)番号が一致すれば、次のパターンに対して同様の処理を行い試験を続行する。一致しなければ処理をストップする。このとき、被試験装置04の出力の変化の状態をモニタするためイレギュラ操作箱07が設けてある。すなわち、各表示ランプ04にそれぞれ1個ずつ、機械動作順序に従つて出力を割り当てておき、試験者はこのランプが順番についていくことを確認する。またこのイレギュラ操作箱07のスイッチ04によつて入力信号のアドレスを指定し、操作スイッチ(30)を操作することにより、センサー類の誤動作を模擬し、異常動作の試験を行う。

(7)

(1A)

以上のように、この発明によれば、従来、試験者が手で行つていた模擬入力スイッチの操作を全く省略し、自動的に電気的に模擬入力信号を被試験装置に与えるようにしたので、試験時間を大いに短縮でき、また、従来の模擬入力スイッチの操作タイミングのずれに起因するトラブルが防止できると共に、センサー類の誤動作等による異常動作の試験が簡単に行えるという効果がある。

#### 4. 図面の簡単な説明


第1図は従来の試験方式を示す構成図、第2図はこの発明の一実施例によるプログラマブルコントローラの8/W自動試験システムの構成図である。

(4)…ソースプログラム、(5)…計算機、(8)…メモリ部、(9)…cpu部、04…プログラマブルコントローラ(被試験装置)、09…計算機入力情報、08…計算機処理プログラム、07…パターン・テーブル、08…入力装置、09…メモリ部、00…cpu部、01…入力部、02…出力部、03…自動試験装置、04、05…データメモリ部、06…信号伝送バス、07

(19)

00

第 1 図



第 2 図

